# Memoria flash > Cariche conservate e cancellazione a gruppi - Data: c. 1980 - Epoca: Età moderna - Ambito: [Elettricità ed elettronica](https://lastcodex.org/it/domains/electricity/) - Fase: V (Era elettrica) - Difficoltà: 5/5 - URL: https://lastcodex.org/it/inventions/flash-memory/ La memoria flash conserva i dati anche senza alimentazione. Si programma elettricamente e si cancella per gruppi di celle. ![Memoria flash · Cariche conservate e cancellazione a gruppi](https://lastcodex.org/_astro/plate.B7Dm0piU_3Deay.webp) ## Legenda 1. Gate di controllo 2. Isolante attorno al gate flottante 3. Gate flottante 4. Source 5. Canale nel silicio 6. Drain ## Che cos'è La flash è una memoria elettronica non volatile: l'informazione rimane quando si spegne l'alimentazione. Appartiene alla famiglia delle memorie cancellabili elettricamente, le EEPROM. Una EEPROM tradizionale consente di modificare piccole unità separatamente. La flash risparmia area per cella organizzando la cancellazione su gruppi interi. Lettura, programmazione e cancellazione sono operazioni distinte, con effetti diversi sul contenuto memorizzato. La cella è l'elemento che trattiene l'informazione. Un chip riunisce molte celle con circuiti di selezione e lettura. Una scheda di memoria, una chiavetta USB o un SSD aggiungono un'interfaccia e circuiti di controllo. Il comportamento di un file dipende dall'intero sistema. ## Come funziona ![Sezione ortogonale di una cella a gate flottante, isolato sopra il canale tra source e drain](https://lastcodex.org/_astro/v1.uioZHDzp_ZW2rMO.webp) _Il gate flottante trattiene carica senza un collegamento conduttivo verso l'esterno._ In una cella planare a gate flottante, una regione conduttrice è circondata da isolante tra il canale di silicio e il gate di controllo. La programmazione può iniettare nel gate flottante elettroni accelerati nel canale. La cancellazione può estrarli per effetto tunnel attraverso un sottile strato di ossido sotto un intenso campo elettrico. La carica trattenuta modifica la tensione necessaria a rendere conduttivo il transistor. Durante la lettura, il circuito applica condizioni controllate e distingue gli stati attraverso la corrente risultante. Nessuna parte meccanica si muove. NOR e NAND descrivono i collegamenti tra le celle. Nella NOR formano rami paralleli verso una linea di bit. Questa organizzazione si presta alla lettura di singoli indirizzi e, con memorie adatte, all'esecuzione diretta di codice. Nella NAND le celle sono collegate in catene in serie. Gli accessi per pagine e una disposizione più densa favoriscono la memorizzazione di dati. I nomi derivano da porte logiche, ma la matrice comprende anche selezione, conservazione e lettura. Le celle multilivello distinguono più stati di carica per codificare diversi bit. Programmazione e cancellazione sollecitano gli isolanti: sia la ritenzione dei dati sia la resistenza ai cicli hanno limiti. I controller possono correggere errori e distribuire le scritture. La conservazione senza corrente non assicura un archivio perpetuo; i limiti dipendono dal dispositivo e dalle condizioni d'impiego. ## Come si fa La fabbricazione usa i processi del [circuito integrato](/it/inventions/integrated-circuit/): motivi sul silicio, strati isolanti e conduttori, collegamenti, controlli e incapsulamento. In una variante di fabbricazione NMOS planare, il corpo di silicio è drogato con boro e le regioni di source e drain con fosforo. Gli impianti industriali impiegano prodotti reattivi e attrezzature specializzate. Lasciate chiusi i chip, senza decaparli né riscaldarli. L'attività seguente si svolge soltanto su carta. ![Un rettangolo diviso in due righe da quattro caselle, racchiuse da un contorno comune](https://lastcodex.org/_astro/v2.CL0DkJF9_Z1PiUyw.webp) _Tutte le caselle del modello appartengono allo stesso blocco di cancellazione._ Disegnate un blocco con due parole di quattro bit, inizialmente `1111` e `1111`. In questo modello binario, programmare permette solo di cambiare un 1 in uno 0; cancellare riporta tutto il blocco a 1. Scrivete `1010` nella prima parola e `0011` nella seconda. Provate a sostituire la prima parola con `1110`. Occorrerebbe riportare uno 0 a 1, cosa impossibile con la sola programmazione. Copiate entrambe le parole su un foglio di lavoro, modificate la prima, cancellate insieme tutte le otto caselle e riscrivete `1110` e `0011`. La copia consente di conservare la seconda parola; senza di essa la cancellazione la distruggerebbe. ## Storia ed evoluzione Le memorie a carica immagazzinata precedono la flash. Kahng e Sze pubblicarono sul gate flottante nel 1967. Intel commercializzò la EPROM di Frohman nel 1971: si programmava elettricamente e si cancellava con luce ultravioletta. Le EEPROM introdussero poi la cancellazione elettrica con una selezione più fine delle celle. Nel 1979 Horiuchi e Katto descrissero FCAT, un altro dispositivo a gate flottante programmabile e cancellabile elettricamente. Nel 1980 Kupec e colleghi descrissero una EEPROM con tre strati di polisilicio e un solo transistor per bit. La domanda di brevetto di Masuoka e Iizuka per una cella con gate di cancellazione rivendica priorità giapponesi del 20 dicembre 1980; depositata negli Stati Uniti nel 1981, portò al brevetto US4531203 nel 1985. Harari incluse poi la cella di Kupec fra le anteriorità della flash e descrisse quella di Masuoka e Iizuka come un miglioramento. Masuoka e il gruppo Toshiba cercarono una cella più compatta. All'IEDM del 1984 ne descrisse la struttura NOR flash. La ricerca e la presentazione precedettero la fabbricazione commerciale su larga scala. Altri gruppi, fra cui quelli di Intel, svilupparono strutture NOR adatte alla produzione. Toshiba annunciò la NAND nel 1987. Secondo la testimonianza di Masuoka pubblicata dall'IEEE, le prove di quell'anno verificarono programmazione, lettura e cancellazione; il prototipo NAND da 4 Mbit fu sviluppato nel 1988 e presentato all'ISSCC nel 1989. Kioxia, erede di quell'attività, colloca nel 1991 la commercializzazione di una NAND da 4 Mbit. Schede di memoria e SSD costruirono poi sistemi completi attorno alle celle. Il funzionamento multilivello e le strutture tridimensionali proseguirono questa evoluzione. ## Dati chiave - Precursori e brevetti: 1979–1980 - Presentazione della cella flash di Masuoka: 1984 - Annuncio della NAND alla Toshiba: 1987 - Commercializzazione NAND da 4 Mbit secondo Kioxia: 1991 ## Richiede - [Circuito integrato](https://lastcodex.org/it/inventions/integrated-circuit/): Componenti e collegamenti su un chip (1949) ## Fonti - [Pioneers of Semiconductor Non-Volatile Memory (NVM): The First Four Decades](https://computerhistory.org/blog/pioneers-of-semiconductor-non-volatile-memory-nvm-the-first-four-decades/), Computer History Museum, David A. Laws - [Technology Development History](https://www.kioxia.com/en-jp/rd/technology/history.html), Kioxia, héritier de Toshiba Memory - [Getting Started with SuperFlash Technology](https://www.microchip.com/en-us/products/memory/serial-and-parallel-flash/getting-started), Microchip Technology - [Reliability Handbook, février 2025](https://www.kioxia.com/content/dam/kioxia/en-jp/about/asset/reliability-handbook-e.pdf), Kioxia - [How Erase Operation Works in NOR Flash](https://community.infineon.com/t5/Knowledge-Base-Articles/How-Erase-Operation-Works-in-NOR-Flash/ta-p/251756), Infineon, article technique de l’équipe salariée - [The basics of microchips](https://www.asml.com/en/technology/all-about-microchips/microchip-basics), ASML - [Technical Glossary](https://www.kioxia.com/en-jp/rd/glossary.html), Kioxia - [1984: Flash memory released (Toshiba)](https://www.shmj.or.jp/english/pdf/ic/exhibi741E.pdf), Semiconductor History Museum of Japan - [US4531203A — Semiconductor memory device and method for manufacturing the same](https://patents.google.com/patent/US4531203A/en), Masuoka et Iizuka, brevet primaire reproduit par Google Patents - [Marvels of Microelectronic Technology: from the Floating Gate and Charge Trapping concepts to the Flash Memory](https://www.ieee.org/ns/periodicals/EDS/EDS-APRIL-2020-HTML/InnerFiles/LandPage.html), IEEE Electron Devices Society, avril 2020, témoignages de chercheurs - [New ultra high density EPROM and flash EEPROM with NAND structure cell — abstract and publication record](https://scholar.nycu.edu.tw/en/publications/new-ultra-high-density-eprom-and-flash-eeprom-with-nand-structure/), NYCU, résumé de la communication IEEE IEDM 1987 - [EP0349774A2 — Highly compact EPROM and flash EEPROM devices](https://data.epo.org/publication-server/rest/v1.2/patents/EP0349774NWA2/document.pdf), Office européen des brevets, demande de Eliyahou Harari - [Method of fabricating a fast programmable flash E2 PROM cell](https://patents.google.com/patent/US6034896A/en), Ranaweera et al., University of Toronto Innovations Foundation, US6034896A - [FCAT—A low-voltage high-speed alterable n-channel nonvolatile memory device](https://ieeexplore.ieee.org/document/1480096), M. Horiuchi, H. Katto, IEEE Transactions on Electron Devices, June 1979 - [Boron: Element information, properties and uses](https://periodic-table.rsc.org/element/5/boron), Royal Society of Chemistry - [Phosphorus: Element information, properties and uses](https://periodic-table.rsc.org/element/15/phosphorus), Royal Society of Chemistry Fatti verificati il 2026-11-01. --- The Last Codex · https://lastcodex.org/it/inventions/flash-memory/ · © The Last Codex. Testi, tavole e figure: CC BY-NC-ND 4.0.