Mémoire flash

La mémoire flash conserve les données quand l’alimentation est coupée. Elle se programme électriquement et s’efface par groupes de cellules.

Ce que c’est

La mémoire flash est une mémoire électronique non volatile : l’information subsiste lorsque l’alimentation est coupée. Elle appartient à la famille des mémoires électriquement effaçables, ou EEPROM. L’EEPROM classique permet de modifier de petites unités séparément ; la flash gagne de la place en organisant l’effacement sur un ensemble de cellules. Lire, programmer et effacer sont des opérations distinctes.

Une cellule est l’élément qui garde l’information. Une puce réunit de nombreuses cellules avec des circuits de sélection et de lecture. Une carte mémoire, une clé USB ou un SSD ajoute encore une interface et des circuits de commande. Le comportement d’un fichier enregistré dépend de cet ensemble.

Comment ça marche

La grille flottante conserve une charge sans liaison conductrice vers l’extérieur.

Dans une cellule planaire à grille flottante, une région conductrice est entourée d’isolant entre le canal de silicium et la grille de commande. La programmation peut injecter dans la grille flottante des électrons accélérés dans le canal. L’effacement peut les extraire par effet tunnel à travers une fine couche d’oxyde sous l’action d’un champ électrique intense. La charge conservée modifie la tension nécessaire pour rendre le transistor conducteur. La lecture applique des conditions contrôlées et distingue les états par le courant obtenu. Aucune pièce mécanique ne se déplace.

NOR et NAND décrivent l’organisation des connexions. En NOR, les cellules offrent des branches parallèles vers une ligne de bits. Cette organisation convient à la lecture d’adresses individuelles et au code exécutable directement depuis une mémoire adaptée. En NAND, des cellules sont reliées en série dans des chaînes. Les accès par pages et une organisation plus dense conviennent au stockage de données. Les noms de portes logiques ne transforment pas la mémoire en simple porte ET ou OU.

Les cellules à plusieurs niveaux distinguent davantage d’états de charge pour coder plusieurs bits. Les cycles de programmation et d’effacement sollicitent les isolants ; la rétention et l’endurance ont des limites. Les contrôleurs peuvent corriger des erreurs et répartir les écritures. La conservation sans courant ne garantit pas une archive perpétuelle, et aucune durée universelle ne s’applique à toutes les puces.

Comment faire

La fabrication relève des procédés du circuit intégré : motifs sur silicium, couches isolantes et conductrices, connexions, contrôle puis mise en boîtier. Dans une filière NMOS planaire, le corps de silicium est dopé au bore et les régions source et drain au phosphore. Les procédés industriels utilisent des produits réactifs et des équipements spécialisés ; gardez les puces fermées, sans décapage ni chauffage. L’activité suivante se fait uniquement sur papier.

Dans le modèle sur papier, toutes les cases appartiennent au même bloc d’effacement.

Dessinez un bloc contenant deux mots de quatre bits, initialement 1111 et 1111. Dans ce modèle binaire, programmer permet seulement de changer un 1 en 0 ; effacer remet tout le bloc à 1. Écrivez 1010 dans le premier mot et 0011 dans le second.

Essayez de remplacer le premier mot par 1110. Il faudrait remettre un 0 à 1 : la programmation seule l’interdit. Copiez les deux mots sur une feuille de travail, modifiez le premier, effacez ensemble les huit cases puis réécrivez 1110 et 0011. Le second mot est ainsi conservé. Effacer sans copie l’aurait détruit.

Histoire et évolution

Les mémoires à charge stockée précèdent la flash. Kahng et Sze publient sur la grille flottante en 1967. Intel commercialise l’EPROM de Frohman en 1971 ; elle se programme électriquement et s’efface aux ultraviolets. Les EEPROM apportent ensuite l’effacement électrique avec une sélection plus fine des cellules. En 1979, Horiuchi et Katto décrivent un autre dispositif à grille flottante, FCAT, programmable et effaçable électriquement.

En 1980, Kupec et ses collègues décrivent une EEPROM à trois couches de polysilicium et un seul transistor par bit. La demande de brevet de Masuoka et Iizuka sur une cellule à grille d’effacement revendique des priorités japonaises du 20 décembre 1980 ; déposée aux États-Unis en 1981, elle aboutit au brevet US4531203 en 1985. Harari classe ensuite la cellule de Kupec parmi les antériorités de la flash et celle de Masuoka et Iizuka comme une amélioration.

Masuoka et son équipe chez Toshiba cherchent une cellule plus compacte. Il décrit leur cellule NOR flash à l’IEDM de 1984. Ce travail et sa présentation précèdent la fabrication commerciale à grande échelle. D’autres équipes, notamment chez Intel, développent des structures NOR industrialisables.

La NAND est annoncée par Toshiba en 1987. Selon le témoignage de Masuoka publié par l’IEEE, les essais de cette année vérifient programmation, lecture et effacement ; le prototype NAND de 4 Mbit est développé en 1988 puis présenté à l’ISSCC en 1989. Kioxia, issu de cette activité, situe la commercialisation d’une NAND de 4 Mbit en 1991. Cartes mémoire et SSD développent ensuite des systèmes complets autour des cellules ; les architectures à plusieurs niveaux et les structures tridimensionnelles prolongent cette évolution.